⑨ 日 本 国 特 許 庁 (J P) ⑩ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報 (A) 平1-192174

®Int. Cl. ⁴

識別記号

庁内整理番号

⑩公開 平成1年(1989)8月2日

H 01 L 29/78

321

V-8422-5F

審査請求 未請求 請求項の数 4 (全10頁)

69発明の名称 半導体装置

> ②特 頭 昭63-16484

20世 頤 昭63(1988) 1 月27日

@発 明 者 飯 群馬県高崎市西横手町111番地 株式会社日立製作所高崎

70発明 若

群馬県高崎市西橫手町111番地 株式会社日立製作所高崎

工場内

⑪出 願 人

個代 理 人

株式会社日立製作所 弁理士 菊田 純一

東京都千代田区神田骏河台4丁目6番地

- 1. 発明の名称 半導体装置
- 2. 特許請求の範囲
- 1. 半導体基板主面に設けられたトレンチとごこ のトレンチの内壁面を被う絶縁膜とを有する半 再体装置であって、前記トレンチの底部の絶縁 腹はトレンチ側壁の絶縁膜の厚さに比較して厚 く形成されていることを特徴とする半導体装置。
- 2. 前記トレンチの底部の絶縁膜はトレンチ側壁 の絶縁膜の厚さに比較して少なくとも1.5万 至2倍以上の厚さとなっていることを特徴とす る特許請求の範囲第1項記載の半導体装置。
- 3. 第1 海電型の半導体基板と、この半導体基板 の主面に設けられた第2項型型のチャネル形成 層と、前記チャネル形成層表面に部分的に設け られた第2導電型からなるソース領域と、前記 ソース領域の中央部に設けられかつ前記チャネ ル形成層を買いて前記券版に達するトレンチと、 前記トレンチの内壁面を被うゲート酸化脱と、

前記ゲート酸化膜に重なりかつ前記トレンチを 埋め込んだゲート電板と、前記ゲート電極およ びトレンチならびにトレンチ周縁部分のソース 領域を被う絶縁脱と、前記ソース領域およびチ +ネル形成領域に電気的に接触するソース電極 と、前記基板の裏面に設けられたドレイン電極 とを有することを特徴とする半導体装置。

- 4. 前記半導体基板の表面は一定の厚さに亘って 不能物温度が低い層が設けられ、この不能物温 度が低い暦上に前記チャネル形成層が設けられ ていることを特徴とする特許額求の範囲第3項 記載の半導体装置。
- 3. 発明の詳細な説明

〔度菜上の利用分野〕

本発明は、半導体装置、特にパワーMOSFE T(メクル・オキサイド・セミコンダクタ型電界 効果トランジスタ) 単体またはパワーMOSFE Tを組み込んだMOSIC等の半導体装置に関す

〔従来の技術〕

特閒平1-192174 (2)

また、この文献には「低耐圧MOSFETのオン抵抗はチャネル部の抵抗でほぼ決まる。チャネル部の抵抗ではば決まる。チャネル部の抵抗は、並列接続するセルの数を増やせば小さくできる。このため、微細加工が生きる。」とも記載されている。

については、株式会社プレスジャーナル発行「月 刊セミコンダクター ワールド (Semicon -ductor World)」1986年10 月号、昭和61年9月15日発行、P65~P6 9に記載されている。この文献には、ゲート酸化 **敗形成技術における問題として下記のことが記敏、** されている。すなわち、「トレンチキャパシタに おけるゲート酸化限形成技術は、必ず存在する凸 型、あるいは凹型コーナーにおけるリーク包茨を いかに抑えるかに要約される。コーナーにおける リーク電波増大の原因は大きく分けて2つある。 1つはコーナーそのものによる世界集中であり、 もう1つはコーナーに形成した酸化酸が薄くなる 現象に起因するものである。これに対し、RIB によるトレンチ加工を行った直後の説利なコーナ ーを丸めることにより対処できる。丸められたコ ーナーではそこに形成されるゲート酸化膜の薄膜 化が抑制されるとともに、電界集中も緩和される。 」なる旨記載されている。

(免明が解決しようとする課題)

さらに、セルの密度を高くする方法に関しては、 以下のような記載がある。すなわち、「セルの密 度を高くする有効な方法に汎型MOSFETがあ る。 V 演型は以前からある。 用側面がチャネルと なり、 縦方向に 質波が洗れる。 松下は洞の先端部 の電界を 関和するため V 消の先端を丸くした U 消 を採用している。 セル密度を上げてオン抵抗を小 さくするためである。

もっとせい忠度を上げるにはSi茲仮と垂直に 肉を照ればよい。 U 消は重直にはなっていなかっ た。こうして関接する重直消のピッチが 17μ m のMOSFETを開発した。 耐圧50VのMOS FETのオン抵抗は13m Ω 、オン抵抗と面積の 個は187m Ω ·mm だった。 潤のピッチを1 0μ m以下にしたり、 消を深くすれば、オン抵抗 はもっと下がる。」と記載されている。

一方、MOSノモリにおいては、より高無視度 化を提供した構造として深潤(トレンチ)を利用 してキャパシタを形成したトレンチキャパシタが 開発されている。たとえば、トレンチキャパシタ

近年パワーMOSFETは、微細化技術の進歩に伴い、10mΩレベルまで低オン抵抗化が進んできた。この微細化技術は、MOSFETの単位セルサイズを20μm程度まで縮小したことにより実現できたものである。各社共低オン抵抗(Rομ)化の傾向は低耐圧60V~100Vクラスで顕著であるが、微細化により、決い接合での耐圧特性の確保および平面構造(DSAタイプ)のホトレジスト上の初わからセル縮小には阻度がある。

第13図は従来のプレーナ型線型MOSFETの断面視点である。MOSFETのセル1は、第1項電型、たとえば、n・形のシリコン (Si)からなる半導体登板2上に設けられたn 一形のエピタキシャル暦3の表層に縦模に規則正しく複数
整列形成される。

前記エピタキシャル暦3の数暦部分には略矩形状となる p 形のウェル領域 4 が設けられる。このウェル領域 4 は半導体基版 2 の主面に縦視に一定間隔 (c)隔てて複数形成される。したがって、 前紀半率体基版 2 の主面には、c なる福を有しか

特别平1-192174 (3)

つ格子状に前記エピタキシャル暦 3 が移出するようになり、ドレイン表別部5 を形成する。

また、前記ウェル領域4の表面領域には、ウェル領域4の周囲に沿ってリング状に n・形のソース領域6が設けられている。また、前記ウェル領域4の外周部上、すなわち、ドレイン要用部5に沿う福子部分には、ゲート放化放7 およびゲートなで10 を被5 が でいる。また、半型体基板2 のびに がついる。また、半型体基板2 のでびいがいないる。また、半型体基板2 のにはソース電板10 は前記ソース領域6 およびドレイン 変層部5 に電気的に接触する構造となっている。

このようなMOSFETのセルにおいて、セルサイズの寸法を制約する部分は大きく分けてa~dとなる。aはゲート・ソース間の距縁距離、bはチャネル長、cはベース接合間のドレイン領域長、dはソースコンタクト長である。これらのうち、aとdは破細化に伴い短額方向にあるが、b.

には素子特性 (耐圧、オン低抗等) から及過長が あり制約をうける。

そこで、本発明者は、清幅が最も狭いトレンチ を利用してパワーMOSFETセルを形成すれば、 一周セルサイズの小型化が図れることに気が付い た

しかし、従来技術によるトレンチを利用してそのままパワーMOSFETセルを形成した場合、 つぎのような問題が生じる。

すなわち、第14回に示されるように、半導体 基版2に設けたトレンチ11の内型にゲート政化 限(地様酸)7を設け、その後ゲート放化度7に 重ねるようにしかつトレンチ11を埋めるように ゲート電極8を設けた場合、前述のように、従来 技術によるトレンチ11にあっては、トレンチ1 1の底の隅(コーナーヒ。)では、地縁関形成時 取の成長状足が悪く、ヒ,の部分に設けられた設 質は悪くかつ関係も輝くなるという問題が生じる。 この結果、地縁膜の耐圧が低下し、ゲート電極8 と半導体基板2で構成されるドレインとの間でブ

レイクダウンが発生してしまう。

また、ドレインーゲート間に電圧を印加すると、 トレンチ底隔部の基板部分已、に電界が集中して 耐圧特性の低下が生じ、全体として破壊耐量の低 下が起きるといった従来のVMOS情境と同一の 問題が生じる。

本発明の目的はMOSFETのセル寸法を微細化できる構造の半導体装置を提供することにある。

本発明の他の目的は、玻璃耐量の大きいパワー MOSFETを提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明田書の記述および於付図面からあき らかになるであろう。

(課題を解決するための手段)

本卿において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、本発明のトレンチ型縦型パワーM O SFETは、ドレインとなる半減体落仮の主国に チャネルを形成するためのチャネル形成層が設け られているとともに、このチャネル形成層の表層 部にソース領域が設けられている。また、このソ ース領域の中央には、前紀ドレイン領域に達する トレンチが設けられ、かつこのトレンチの内壁に はゲート酸化膜が設けられている。このゲート酸 化膜にあっては、前紀トレンチ底の膜厚がトレン チ側型等他の部分よりも厚くなっている。また、 このゲート酸化膜上には、トレンチを埋めるよう にゲート電極が設けられている。さらに、前紀ゲート電極が設けられている。さらに、前紀ゲート電極が設けられているとともに、この 地縁酸上にはソース領域とチャネル形成層に検触 するソース電極が設けられている。

(作用)

特別平1~192174 (4)

低抗を小さくできるとともに、チップサイズの小型化あるいは高泉相度化が達成できる。また、本発明のトレンチ型凝型パワーMOSFETは、トレンチ内壁に設けられたゲート酸化限の厚さがトレンチ側壁の厚さに比較して4万至6倍以上となっていることから、ゲート酸化膜の取質が必ずしも良好でなくとも、絶縁耐圧が向上するとともに、トレンチ底コーナ部分の電界泉中が緩和され絶縁耐圧が向上する。

(実施例)

以下図面を参照して本発明の一実施例について 説明する。

第1図は本発明の一実施例による総型パワーMOSFETの一部を示す斜視図、第2図は同じく 能型パワーMOSFETの製造工程を示すフロー チャート、第3図〜第12図は同じく MOSFETの各製造段階を示す図であって、第 3図はソース領域が形成されたウェハの断面図、 第4図はトレンチが設けられたウェハの断面図、 第5図は二層に絶越設が設けられたウェハの断面 図、第6図は上層の地縁限が異方向エッチングされた状態を示すウェハの断面図、第7図はLOCOS法によってトレンチ底の地縁段の厚膜化を図った状態を示すウェハの断面図、第8図はトレンチの倒空の地縁限を除去した状態を示すウェハの断面図、第9図はゲート酸化酸を形成した状態を示すウェハの断面図、第10図はポリシリコンを形成した状態を示すウェハの断面図、第11図はゲート電路を形成した状態のウェハの断面図である。

この実施例のトレンチ型経型パワーMOSFE
Tにおけるその要部、すなわち、セル部分は、第1図に示されるような協造となっている。同図において、一点頂線間Wが断面的な単一のセル1部分(セル長さ)であり、一点頂線やで囲まれる領域が平面的に見た単一のセル1部分である。このようなセル1は、単一の擬型パワーMOSFETにあって、経根に提刷正しく多数配設されている。セル1は、不純物級皮が10"cm-3程度とな

る厚さ100μm前後のn+形(第1.運営形)の シリコンからなる半率体基板2の主面(上面)に 及けられる。すなわち、半可体基版2の主面には 不能物温度が10°°cm~1程度となる厚さ5ヵm ~10μmのn‐形のエピタキシャル脳 3 が設け られているとともに、このエピタキシャル暦3の 上には不能物濃度が10*!cm-3程度となる厚さ 3 g mのp形のチャネル形成隘 2 0 が設けられて いる。また、この半球体基板2の主面、すなわち、・ チャネル形成暦20の表層部には不純物温度が1 0 ** c m **程度となるソース領域 6 が設けられて いる。このソース領域6は半導体基板2の主面に 格子状に設けられる。また、このソース領域6は その組が7μm程度となるとともに、ソース領域 のピッチは10μm程度となっている。また、前 記ソース領域6は0.5gmの深さとなっている。 一方、前記ソース領域6の中央に沿ってトレン チ(深消)ししが设けられている。このトレンチ 11は、その姐が1ヵmとなるとともに、深さは

前紀チャネル形成暦20を貫いて半退体基版2の

表眉のエピタキシャル暦 3 に逸するように、たと えば、5μmとなっている。また、このトレンチ 11には、トレンチ11の内壁を被うようにゲー ト敵化脱てが設けられている。このゲート酸化散 7は、その厚さがトレンチ11の倒斐部分で50 0人となり、トレンチ11の底部で2000人~ 3,000人となっている。また、トレンチ11内 にはゲート酸化膜でに重なりかつトレンチョーを 埋めるようにポリシリコンからなるゲート電極B が設けられている。また、府記トレンチ11の上 には一定帽を有して絶縁限21が設けられている。 この絶縁膜21は、たとえば、厚さ6000人の PSC(リンシリケートガラス)によって形成さ れ、前記ゲート電極8を被うとともに、トレンチ 11の縁からわずかに張り出してソース領域5の 一部をも被うようになっている。また、前記連絡 取21およびソース領域6ならびに露出するチャ ネル形成暦20の裏面には、厚さが3μm~3。 5 μ四程度となるアルミニウム (All) からなる ソース単価10が設けられている。さらに、前記

特別平1-192174 (5)

半導体基板 2 の裏面(下面)には、厚き数μmの ドレイン関極 2 2 が設けられている。

このようなトレンチ型程型パワーMOSFETにあっては、トレンチ11の関型にゲート酸化設 1を設け、かつトレンチ11内にゲート電優8を 域が込む構造となっていることがら、セルサイズ (W)を10μmとすることができる。この結果、 低耐圧パワーMOSFETのオン低抗を2~3m Ωと小さくできる。また、セルサイズの縮小によって、パワーMOSFETチップの小型化あるい は高質積度化(セル数増大)が速度できる。

また、このトレンチ型収型パワーMOSFETは、ゲート電板 8 を狭く深いトレンチ 1 1 内に設けているが、トレンチ 1 1 の内型面に設けられたゲート酸化膜7 は、FET動作に直接関与するゲート酸化製以外のトレンチ 1 1 の底の部分(この部分を説明の便宜上、以下、厚膜絶縁限 1 9 とも称する。)は、FET動作に直接関与するゲート酸化膜7 の 5 0 0 人に比較して、4 倍乃至6 倍となる 2 0 0 0 人~3 0 0 0 人と厚くなっているた

め、ゲート酸化製の耐圧が向上する。一般に、 英性酸化製耐圧は 8 M V / c m ~ 1 0 M V / c m で あるが、トレンチ底部では脱質の低下により、耐 旺が半分以下になることが予想されるので、 限厚を単純に 2 倍にすれば、 真性酸化酸耐圧に近づけることができる。 この例では、ゲート酸化酸 7 のトレンチ 1 1 の便 型の厚さの 4 倍から 6 倍と厚く なっていることから、 真性酸化原耐圧は 5 分となる。

また、この情速によれば、トレンチ底のゲート 敢化取の厚限化によってゲート・ドレイン間の理 界も緩和される結果、ドレイン耐圧が向上する。 さらに、この例では、ゲート耐圧およびドレイン 耐圧の増大により、破積耐量も向上する。

つぎに、このようなトレンチ型の縦型パワーM OSFETの製造方法について説明する。

トレンチ型級型パワーMOSFETのセル部分は、 第2図のフローチャートに示されるように、 エピタキシャル成長、ソース領域形成、トレンチ 形成、トレンチ底地縁級厚膜化、ゲート酸化膜形

成,ゲート電極形成。ドレイン電極形成の各工程 を経て製造される。

トレンチ型凝型パワーMOSFETの製造にあ っては、第3図に示されるように、n゚ 形のシリ コンからなる半導体差板2の主面に n ⁻ 形のエピ タキシャル暦3を有するウエハ(半導体薄板) 2 3が用意される。この半導体基版2は厚さが40 0 μm程度となるとともに、その不純物濃度は1 0 **c m **となっている。また、前記エピタキシ +ル周3はその厚さが5μm~10μm程度とな っているとともに、不統物温度は101°cm~3段 **広となっている。そして、この半温体技術2の主** 面、すなわち、エピタキシャル暦3上には3μm の厚さのチャネル形成層 2.0 が設けられている。 また、このチャネル形成層20の表層館には格子 状にロ・形のソース領域6が設けられている。こ のソース領域6はその幅が7μmとなるとともに、 深さは0. 5μmとなっている。また、このソー ス領域6はその不純物濃度が10 ** c m ごとなっ ている。また、格子状に設けられたソース領域も

のピッチ (W) は 10μ m となっている。そして、 このピッチ W が 単一のセル 1 の長さとなる。

つぎに、第4図に示されるように、ウエハ23 の主面には絶縁膜24が設けられるとともに、木 用のホトリソグラフィによって、前記ソース領域 6 の中央に沿ってトレンチ (深溝) 1 1 が形成さ れる。このトレンチ11は、ソース領域6の中央 に沿って設けられることから、ウエハ23の主面 に格子状に設けられることになる。そして、この トレンチ】』で取り囲まれた領域、厳密にはトレ ンチ11の中心に亘るWなる幅領域が単一のセル 1となる。前記トレンチ11はその消傷が1岁m。 深さが5μmとなり、ソース領域6の下層のチャ ネル形成暦20を貫ら抜いてエピタキシャル暦3 に進する。なお、このトレンチ11の形成時、エ ッチング条件を選択して、トレンチ11の座のコ ーナー部分が丸みを帯びるようにし、後に重ねて 形成する絶縁膜がコーナー部分で強くなったり、 あるいは膜質が悪くなるのをできるだけ防ぐよう にする.

特別平1-192174 (6)

つぎに、前記絶縁限24は除去される。その後、 引5回に示されるように、ウエハ23の主面には 400人の厚さのSiO。限25およびこのSi O。限25上に度ねられる1200人のSi,N 。限26が設けられる。その後、異方性エッチング (プラズマエッチング)によって、ウエハ23 の主面に沿うSi,N。限26部分がエッチング される。この結果、第6回に示されるように、ウ エハ23の主面およびトレンチ11の底面のSi N・ 限26が除去され、トレンチ11の略垂直 に延在する例壁面にのみSi,N。限26が残留 する。

つぎに、この状態で酸化処理(LOCOS法)が終される。すなわち、ウエハ23は酸化処理される結果、第7回に示されるように、ウエハ23の主面およびトレンチ11の底面には2000人~3000人に及ぶSiO。酸が形成される。この厚いSiO。酸部分(厚酸地縁酸19)は、LOCOS処理のため、その両端部分、すなわち、トレンチ11の底コーナー部分がバードビーク機

造となり、トレンチ11の側面からトレンチ11 の底に亘る部分では、Si, N。 版26の厚さが 徐々に厚くなる。

なお、トレンチの側面から底に亘って絶縁酸が 徐々に厚くなるこの構造は、トレンチ11の側面 のSi, N。腹26およびSiO。膜25を除去 しかつ再びゲート酸化膜を形成した場合も残留し た厚膜絶縁膜19との兼ね合いから生じ、これが、 トレンチ11の底コーナーでの耐圧の向上に繋が ることになる。

つぎに、第8図に示されるように、前記Si, N. 膜26 およびトレンチ11の側面のSIO, 膜25 をエッチング除去する。前記Si, N. 膜26 は热リン酸深エッチャントを、厚膜色緑膜19 はふっ酸深エッチャントを用いてエッチングする。この一連のエッチングによって、トレンチ11の底の厚膜絶縁膜19 およびウエハ23の主面のSIO, 膜25 が残留する。

つぎに、第9図に示されるように、再びウェハ 23の主両全域に厚さ500人のSIO。酸から

なる絶縁膜を形成する。この絶縁限はトレンチ11の回面の部分がゲート酸化膜7として使用される。トレンチ11の底の厚膜絶縁限19は2000人~3000人となり、トレンチ11の側面のゲート酸化膜7部分に比較して4~6億の厚さとなる。また、トレンチ11の側面からトレンチ11の底に至るコーナー部分でのゲート酸化膜7は、底に向かうにつれて徐々に厚くなるいわゆるパードビーク構造となっている。

つぎに、第10回に示されるように、ウェハ23の主面全域にポリシリコン(Poly Si) 限が落著形成される。この際、同時にポロン(B・)がドープされる。この結果、このポリシリコン酸27はその電気抵抗値が低くなる。また、前にポリシリコン酸27は1ヶm間の幅を有するトレンチ11を埋め込むに充分な響形成される

つぎに、第11回に示されるように、前記ソース領域6の上面よりも上方に存在するSiOェ酸25およびポリシリコン酸27はエッチング除去される。この結果、トレンチ11内にはポリシリ

コン限 2 7 によってゲート 電低 8 が形成されることになる。その後、第 1 2 図に示されるように、 師記トレンチ 1 1 上に厚さ 6 0 0 0 人の P S C (リンシリケートガラス) 膜からなる絶縁酸 2 1 が、C V D 技術および常用のホトリソグラフィに よって形成される。この絶縁酸 2 1 はその両側が トレンチ 1 1 の縁よりも張り出して、ソース領域 6 のトレンチ 1 1 側縁上に延在している。

つぎに、前記ウエハ23の盧面には、ドレイン 電極が形成される。これによってトレンチ型段型 パワーMOSFETのセル1の製造が終了する。

このようなトレンチ型税型パワーMOSPET にあっては、つぎのような効果を奏することにな

特開平1-192174 (フ)

る.

(1) 本発明のトレンチ型版型パワーMOSFE Tは、トレンチの側面にゲート酸化膜を殴けトレ ンチ内にゲート電板を設けた構造となっていて、 トレンチの側面をチャネルとして利用する構造と なっていること、トレンチはその幅が1μmと極 めて狭いこととによって、セルサイズを10μm と小さくすることができるという効果が得られる。 (2)上記(1)により、木発明のトレンチ型設 型パワーMOSFETは、セルサイズを10μm と小さくできることから、オン抵抗を2~3mΩ と小さくすることができるという効果が得られる。 (3)上記(1)により、本発明のトレンチ型縦 型パワーMOSFETは、セルサイズを小型にて きることから、縦型パワーMOSFETチップの 小型化を達成することができるという効果が得ら ns.

(4)上配(1)により、本発明のトレンチ型権 型パワーMOSFETは、セルサイズを小型にで きることから、縦型パワーMOSFETの高集機 度化を達成することができるという効果が得られ ス

(5) 本発明のトレンチ型経型パワーMOSFETは、トレンチにゲート酸化限を設けた構造となっているが、トレンチの底のゲート酸化限、すなわち、絶縁限の厚さは、実効的にFET動作させるゲート酸化限部分の厚さの4倍乃至6倍となっていることから、仮にトレンチの底コーナー部分の絶縁限の質が悪くても、厚さで補塡できるため、所望の真性酸化限耐圧を得ることができるという効果が得られる。

(6)上記(5)により、本発明のトレンチ型級型パワーMOSFETは、トレンチの底のゲート酸化限の厚さが数千人と厚くなっていることと、底部の絶縁限の端がパードピーク構造となっているため、コーナー部分の絶縁限の厚さが厚く、この結果、電界集中が緩和され耐圧の劣化が起き騒くなるという効果が得られる。

(7)上記(1)および(6)により、本発明の トレンチ型縦型パワーMOSFETは、ゲート酸

化膜の耐圧向上、電界集中による耐圧向上により、 全体として破壊耐量が向上するという効果が得ら れる。

(8)上記(1)~(7)により、本発明によれば、静電玻璃耐量が高くかつオン抵抗の小さい小型の収型パワーMOSFETを提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸散しない範囲で様々変更可能であることはいうまでもない。たとえば、トレンチの底の部分のゲート酸化酸(逸縁酸)の厚さを厚くする方法としては、トレンチ11の底に直接酸素を打ち込む方法でもよい。

以上の設明では主として本発明者によってなされた発明をその背景となった利用分野であるトレンチ型疑型パワーMOSFETの製造技術に透用した場合について説明したが、それに限定されるものではなく、このようなトレンチを利用した半

再体装置、たとえば、トレンチキャパシタの製造 等に適用できる。

(発明の効果)

本別において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明のトレンチ型縦型パワーMOSFETは、トレンチにゲート酸化膜を介在させてゲート電極を設けた構造となっていることから、セルを小型にすることができるとともに、オン抵抗を下亡はセルを小型にすることができるため、パワーMOSFETは、セルを小型にすることができるため、パワーMOSFETチップのチップサイズの小型化あるいいよチ型縦型パワーMOSFETは、トレンチ内壁の厚さに比較して4万至6倍以上と厚くなっていいまけられたゲート酸の厚さがトレンチ内壁の厚さに比較して4万至6倍以上と厚くなっていいンチに出るとともに、ドレンチに出るとから、地球耐圧が向上するとともに、トレンチには対ける

特別平1-192174 (8)

4. 図面の簡単な説明、

第1図は本発明の一変施桝による縦型パワーM. OSFETの一部を示す料視図、

第2図は同じく疑型パワーMOSFETの製造 工程を示すフローチャート、

第3図は同じく疑型パワーMOSFETのセル 部の製造におけるクエハの断面図、

第4図は同じくトレンチが設けられたウェハの 断両図、

第5回は同じく二層に絶縁股が設けられたウェ ハの断面図、

第6回は同じく上層の絶縁酸が異方向エッチングされた状態を示すウェハの筋面図。

第7図は周じくLOCOS徒によってトレンチ 底の絶縁限の厚酸化した状態を示すウェハの断面 図。

第8図は同じくトレンチの何望の絶縁限を除去 した状態を示すウエハの断面図、

第9回は同じくゲート放化股を形成した状態を 示すウェハの断面図、 じくポリシリコン腹を形成した北

第10図は同じくポリシリコン膜を形成した状態を示すウエハの断面図、 ·

第11図は同じくゲート電極を形成した状態の ウェハの断面図、

第12図は同じくソース電極を形成した状態の ウェハの断面図、


第13回は従来の模型パワーMOSFETの要 態を示す模式的斯節図。

第14回は本発明者の試みたトレンチ型擬型パワーMOSFETのトレンチ底のプレイクダケンを設明する模式図である。


1・・・セル、2・・・半球体基板、3・・・エピタキシャル層、4・・・ウェル領域、5・・・ドレイン表層部、6・・・ソース領域、7・・・ゲート酸化膜、8・・・ゲートは西、9・・・・ 絶縁限、10・・・ソース電腦、11・・・トレンチ、19・・・厚朗絶縁膜、20・・・チャネル形成層、21・・・絶縁膜、22・・・ドレイン電極、23・・・ウェハ、24・・・絶縁膜、25・・・SiO、膜、26・・・Si, N、膜、


27・・・ポリシリコン酸。


代理人 弁理士 菊田純一





持閒平1-192174 (9)
















11... h.st 19... ARLUM





特開平1-192174 (10)

